Diseño Digital con VHDL

Presentación de la asignatura:
Esta asignatura es la base para la comprensión de la operación de microprocesadores y microcontroladores. Permite que el alumno pueda diseñar mediante el lenguaje de descripción de hardware cualquier circuito digital dentro de un circuito con alta escala de integración. Establece el vínculo entre los circuitos electrónicos digitales y los diferentes dispositivos de interfaz. La materia presenta los fundamentos de diseño de los sistemas digitales, secuenciales empleando el lenguaje de descripción de hardware, permitiendo la implementación de máquinas de estados. Establece las bases de los componentes básicos de un microprocesador (memoria y ALU), así como los diversos dispositivos de interfaz con los que se relacionan. Esta materia es la base de materias como Microntroladores, Controladores Lógicos Programables, Control Digital y materias de especialidad, en los temas de diseño e implementación de circuitos digitales empleando lenguajes de descripción de hardware y dispositivos lógicos programables, desarrollando las competencias específicas de análisis, diseño e implementación de circuitos digitales con VHDL.

Competencias a desarrollar:
Desarrolla y simula estructuras avanzadas de un programa en VHDL de circuitos lógicos secuenciales síncronos para la programación e implementación de FPGA´s o CPLD´s en aplicaciones reales. Conoce y desarrolla los componentes que conforman las arquitecturas básicas de un microprocesador.

Competencias previas:
  • Realiza demostraciones de teoremas y postulados del álgebra de Boole.
  • Realiza reducciones de funciones lógicas.
  • Identifica y compara las familias de las compuertas lógicas.
  • Busca y selecciona información acerca de FPGA’s o CPLD´s.
  • Diseña y construye circuitos combinacionales usando dispositivos SSI, MSI y FPGA’s o CPLD´s.
  • Analiza y diseña circuitos secuenciales utilizando Flip- Flop’s.
  • Analiza y diseña circuitos secuenciales síncronos utilizando Flip- Flop’s.
  • Analiza y diseña circuitos secuenciales síncronos con FPGA’s o CPLD´s.
Ċ
M.I. Jose M. Pastrano Balderas,
7 sept. 2020 12:28
Comments